| 半導体技術ロードマップ専門委員会 | |
| Semiconductor Technology Roadmap Committee of Japan |
|
ＳＴＲＪワークショップでの講演スライドがご覧になれます。 3/4(火) STRJ WS 「半導体技術ロードマップ専門委員会」の部 『微細化が混迷を深める中、次のブレークスルーは何か？』 |
|
|
● |
PIDS (Process-Integration and Device Structures) WG 「ロードマップの課題と今後のスケーリングについて」 杉井寿博氏(富士通)、平本俊郎氏(東京大学) |
|
● |
設計TF / PIDS / FEP クロスカット報告 「低電力SoCのロードマップ： モバイルマルチメディアへのアプローチ」 内山邦男氏(日立) |
|
● |
FEP (Front-End Processes) WG 「新材料導入によるブレークスルーとその課題」 窪田通孝氏(ソニー)、水島一郎氏(東芝)、中西俊郎氏(富士通研究所) |
|
● |
Lithography WG 「次の本命は何か？ そして間に合うか？」 亀山雅臣氏(ニコン) |
|
● |
Design WG 「設計生産性ロードマップについて：デザイン・クライシスと解決策の定量分析」 山本一郎氏(沖) |
|
● |
Test WG 「テストコスト抑制のための技術課題： DFTとATEの観点から」 畠山一実氏(日立) |
|
● |
Assembly & Packaging WG 「ITRS (A&P) とJJTR (日本実装技術ロードマップ) ：二つの実装ロードマップの調和と新たな課題」 辻 和人氏(富士通) |
|
● |
Modeling & Simulation WG 「モデリング＆シミュレーション技術の現状とその経済的効果： 製品開発効率化に不可欠との認識が浸透」 和田哲典氏(東芝) |
|
● |
Factory Integration WG 「次世代半導体工場の課題と方向： e-manufacturing とagile-manufacturing」 児玉祥一氏(東芝) |
|
● |
Interconnect / Yield Enhancement / Metrology / クロスカット報告 「ボイドとポア計測が Cu/Low-k 配線の将来を決める」 小川真一氏(Selete)、長田俊彦氏(富士通)、池野昌彦氏(三菱) Interconnect Yield Enhancement Metrology クロスカット報告 |
|
● |
ESH (Environment, Safety & Health) WG 「半導体分野にもLCA(ライフサイクル･アセスメント)本格的導入の波」 橋本真也氏(NEC) |
 |
・ご覧頂くには「Adobe Acrobato Reader Ver.4.0 以上」が必要です。 ・Adobe社のウェブサイトでファイルをダウンロードしてインストールしてください。 ← ここをクリック （Acrobat Reader は無料です。） |
|||||
|
|
||||||
